i. Επανάληψη Βασικών Εννοιών Ψηφιακής Σχεδίασης

• Δυαδικοί Αριθμοί, Ψηφιακή Λογική, Ηλεκτρικά Χαρακτηριστικά Κυκλώματος
• Δυαδική Άλγεβρα, Συνδυαστικές και Ακολουθιακές Πύλες
• Flip-Flop καί Latch, και Συνθήκες Ορθής Λειτουργίας
• Μηχανές Πεπερασμένων Καταστάσεων
• Είδη Κυκλωμάτων

ii. Τυπική Ροή Ηλεκτρονικού Σχεδιαστικού Αυτοματισμού

• Βασικά Στάδια Ροής Ηλεκτρονικού Σχεδιαστικού Αυτοματισμού
• Ιεραρχική Σχεδίαση
• Επίπεδα Αφαίρεσης στην Σχεδίαση – Γλώσσες Περιγραφής Υλικού

iii. H Γλώσσα Περιγραφής Υλικού Verilog

• Δυνατότητες της Γλώσσας, Αναπαράσταση και Υλοποίηση σε Verilog
• Μονάδες, Εμφανίσεις, Συντακτική Δομή, Χρόνος στην Verilog
• Θεμελιώδη Στοιχεία, Τύποι Μοντελοποίησης, Συμβάσεις της Γλώσσας
• Αναπαράσταση Αριθμών, Τελεστές, Τύποι Μεταβλητών
• Αναθέσεις, Θύρες και Συνδέσεις, Δίαυλοι (Busses)
• Συνθήκες if/else, case, Συνθεσιμότητα, Λειτουργικός Έλεγχος
• Λίστες Ευαισθησίας, Τμήματα initial/always, Συνένωση Σημάτων
• Βρόχοι for/while, Παράμετροι, Μνήμες, Συναρτήσεις, Διαδικασίες
• Γεγονότα, Καθυστερήσεις, Εξαρτήσεις Παράλληλων Τμημάτων
• Συνθέσιμες Δομές καί Κυκλωματική Απεικόνιση
• Flip-Flops, Μετρητές, Συσσωρευτής, Ολισθητές, Πολυπλέκτες
• Κωδικοποιητές, Απο-Κωδικοποιητές, Αθροιστές, Συγκριτές
• Ανιχνευτής Ακμής, D Latch, Σύγχρονη/Ασύγχρονη Μνήμη
• Περιγραφή ΜΠΚ σε Verilog

iv. Αριθμητικά Κυκλώματα

• Ημι- καί Πλήρης Αθροιστής, Αθροιστής Σειριακού Κρατουμένου
• Αθροιστής Πρόγνωσης Κρατουμένου, Παραγωγή και Προώθηση Κρατουμένου
• Αλγόριθμος Πολλαπλασιασμού, Πολλαπλασιαστής Ολίσθησης-Πρόσθεσης
• Πολλαπλασιαστής με Πίνακα Αποτελεσμάτων, Πολλαπλασιαστής μερικών Παραγόντων
• Αλγόριθμος Διαίρεσης, Σύγκριση, Ολίσθηση καί Αφαίρεση

v. Συγχρονισμός και Μεταστάθεια

• Περιπτώσεις Συγχρονισμού, Καμπύλη Μεταβίβασης και Μηχανικό Ανάλογο
• Συγχρονισμός με Flip-Flop, Μεταστάθεια, Συγχρονιστής δυο Flip-Flop
• Πιθανότητα Μεταστάθειας, Μέσος Χρόνος μεταξύ Αποτυχιών
• Συγχρονισμός με Πρωτόκολλο Χειραψίας καί Ουρά

vi. Μηχανές Πεπερασμένων Καταστάσεων

• Ορισμός ΜΠΚ, Πίνακας Ροής, Γράφος Καταστάσεων
• Μηχανές Mealy/Moore, Κωδικοποίηση, Υλοποίηση ΜΠΚ σε Δυαδική Λογική
• Αρχικοποίηση, Ντετερμινισμός, Αδιάφορες Τιμές
• Διαδραστικές ΜΠΚ, Σύνθεση Πολλαπλών ΜΠΚ
• Ισοδύναμες Καταστάσεις, Κ-διάκριση, Κ-ισοδυναμία
• Ελαχιστοποίηση Πλήρως-Ορισμένων ΜΠΚ, Ελαχιστοποίηση με Αδιάφορες Τιμές

vii. Δυαδική Άλγεβρα, Δυαδική Βελτιστοποίηση

• Απεικόνιση Συναρτήσεων στον Πολυδιάστατο Δυαδικό Χώρο
• Θεώρημα Boole/Shannon, Κανονικές Μορφές, Ελαχιστόροι/Μεγιστόροι
• Ομοφωνία, Συνεπαγωγή, Πρόβλημα SAT, Αδιάφορες Τιμές SDC/ODC
• Ταυτολογία, Επάγοντες και Πρώτοι Επάγοντες Όροι
• Ουσιώδης Επάγοντες, Θεώρημα Quine/McCluskey
• Υπολογιμός Πρώτων με την μέθοδο Πίνακα, Μονόσημο Πρόβλημα Κάλυψης
• Αδιάφορες Τιμές, Συναρτήσεις Πολλαπλών Εξόδων

viii. Χρονισμός, Στατική Χρονική Ανάλυση

• Καθυστέρηση Συνδυαστικής, Ακολουθιακής Πύλης, Περιορισμοί Πρό-θεσης/Διατήρησης
• Μοντέλο Σύγχρονου Κυκλώματος – Είδη Μονοπατιών, Στατική Ανάλυση
• Ελάχιστη Περίοδος, Παραβιάσεις Διατήρησης, Σχεδίαση Δέντρων Ρολογιών
• Φραγή Ρολογιού

Οι στόχοι του μαθήματος ΗΥ430, “Εργαστήριο Ψηφιακών Συστημάτων”, είναι (1) η εκμάθηση των θεωρητικών θεμελιωδών γνώσεων σχεδίασης Ψηφιακών Συστημάτων, (2) η παρουσίαση των σχετικών πρακτικών μεθοδολογιών σχεδίασης και υλοποίησης, με έμφαση στην προγραμματίσιμη λογική, και συγκεκριμένα στις FPGAs (Field Programmable Gate Array = Προγραμματίσιμος Πίνακας Πυλών στο Πεδίο), και την γλώσσα περιγραφής υλικού Verilog, και (3) ο συνδυασμός θεωρίας και πράξης μέσω της πρακτικής εξοικείωσης με την υλοποίηση και δοκιμή ψηφιακών κυκλώματων στο εργαστήριο, όπου χρησιμοποιούνται πρότυπες πλακέτες ανάπτυξης υλικού με FPGAs τελευταίας τεχνολογίας.

Η έμφαση του μαθήματος είναι μια χρυσή τομή θεωρητικής και πρακτικής γνώσης για την σχεδίαση πραγματικών ψηφιακών κυκλωμάτων μικρού και μεσαίου μεγέθους. Έτσι, σε συνδυασμό με τις απαραίτητες θεωρητικές γνώσεις ψηφιακής σχεδίασης που περιλαμβάνουν: (α) βασικά θεμέλια της ψηφιακής σχεδίασης, δηλ. βασικές πύλες, αναπαράσταση αριθμών, κανόνες δυαδικής άλγεβρας, (β) συνδυαστικά κυκλώματα, αναπαράσταση και ανάλυση, δι-επίπεδη και πολυ-επίπεδη υλοποίηση, καμπύλη Pareto εμβαδού-ταχύτητας, (γ) ακολουθιακά κυκλώματα, καταχωρητές, μανταλωτές, ανάλυση κυκλωμάτων με ανάδραση, (δ) μνήμες SRAM/DRAM, (ε) δίαυλοι, (ζ) χρονισμός ψηφιακών κυκλωμάτων και συγχρονισμός, οι παραπάνω θεωρητικές γνώσεις θα συνδυάζονται με εκμάθηση των σχετικών δομών και εκφράσεων στην γλώσσα περιγραφής υλικού Verilog, αλλά και επιπλέον με την εκμάθηση της ροής σχεδίασης και υλοποίησης κυκλωμάτων σε FPGA, από Verilog σε προγραμματίσιμο αρχείο για την συσκευή. Πρότυπες πλακέτες FPGA, σε συνδυασμό με το σχετικό βιομηχανικό λογισμικό υλοποίησης κυκλωμάτων σε FPGA θα παρουσιασθούν και θα χρησιμοποιηθούν για τις πρακτικές εργασίες του μαθήματος οι οποίες θα αξιολογούνται και θα επαληθεύονται όχι μόνο στο επίπεδο της προσομοίωσης της σωστής λειτουργίας του λογισμικού στον υπολογιστή αλλά και στο εργαστήριο με την υλοποίηση του κυκλώματος στην FPGA, σε πραγματικές συνθήκες, με τα ανάλογα ηλεκτρονικά φαινόμενα και δεδομένα.

Με την επιτυχή ολοκλήρωση του μαθήματος, ο φοιτητής/τρια θα κατέχει τις παρακάτω γνώσεις, δεξιότητες και ικανότητες:

• Γνώση και κατανόηση της θεωρίας Σχεδίασης Ψηφιακών Κυκλωμάτων
• Γνώση των πρακτικών βιομηχανικών εργαλείων και ροών FPGAs
• Κατανόηση της ορθής διαδικασίας περιγραφής ψηφιακού κυκλώματος σε γλώσσα Verilog, ώστε να είναι συνθέσιμο από τα βιομηχανικά εργαλεία
• Θα έχει εφαρμόσει τις γνώσεις του μαθήματος και την κατανόηση της διαδικασίας για την περάτωση των 4 Εργαστηριακών Εργασιών, υλοποιώντας μια πληθώρα από πρακτικά ηλεκτρονικά κυκλώματα στο εργαστήριο και επαληθεύοντας την ορθή λειτουργία τους. Για την επιτυχή υλοποίηση των εργασιών, απαιτείται ανάλυση των προδιαγραφών τους, σύνθεση των γνώσεων του, δηλ. των βασικών μονάδων υλοποίησης, αλλά και τέλος αξιολόγηση της καλύτερης σύνθεσης.
• Θα είναι σε θέση να περιγράψει υλοποιημένα κύκλωμα συγγράφοντας Τεχνική Αναφορά, η οποία περιγράφει της διαδικασία σχεδίαση, επαλήθευσης, δοκιμής και τελικής υλοποίησης του κυκλώματος.